# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-012883

(43) Date of publication of application: 16.01.1998

(51)Int.Cl.

H01L 29/786

(21)Application number: 08-159996

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

20.06.1996

(72)Inventor: NISHIYAMA AKIRA


ARISUMI OSAMU YOSHIMI MAKOTO

## (54) SEMICONDUCTOR DEVICE

### (57) Abstract:

PROBLEM TO BE SOLVED: To suppress the substrate floating effect of a semiconductor device by forming a second semiconductor region having a smaller forbidden band gap than that of a first semiconductor region over at least a part or entire or a p+-source or -drain region or part extending to a channel region.

SOLUTION: As the most basic example, the entire of a p+-source region is made of a SiGe layer and the forbidden band width Eg at only this source region is uniformed reduced. The band gap of a SixGe1-x is smaller by delta Ev than that of Si to result in a band discontinuity of delta Ev at the valence band. This discontinuity lowers the energy barrier ϕ1 against a flow of electrons accumulated in the channel part in the



source direction, thereby accelerating the flow of the electrons accumulated in the channel part into the p+-source region. Thus, it is possible to suppress the substrate floating effect of a p- channel MOSFET having a fine SOI structure.

### **LEGAL STATUS**

[Date of request for examination]

04.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3383154

[Date of registration]

20.12.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

[Claim(s)]

[Claim 1] The 1st semiconductor region of n mold formed on the 1st insulator layer A source field A drain field A gate electrode which controls current which flows this 1st semiconductor region through the 2nd insulator layer as a gate insulator layer formed in the upper part of this 1st semiconductor region it is the semiconductor device equipped with the above, and p mold impurity element contains in this source and a drain field -- having -- a part of one [ at least ] field [ at least ] of this source and a drain field -- or it is all -- it is -- a channel field is reached in part -- it is characterized by until consisting of the 2nd semiconductor region where forbidden-band width of face is smaller than said 1st

semiconductor region.

[Claim 2] The 1st semiconductor region of n mold formed on the 1st insulator layer A source field A drain field A gate electrode which controls current which flows this 1st semiconductor region through a gate insulator layer formed in the upper part of this 1st semiconductor region It is the semiconductor device equipped with the above, and p mold impurity element is contained in this source and a drain field, and it is characterized by forming in both the upper part of one [ at least ] field of this source and a drain field, the lower part or the upper part, and the lower part the 2nd semiconductor region where forbidden-band width of face is smaller than said 1st semiconductor region.

[Claim 3] Said 2nd semiconductor region is a semiconductor device according to claim 1 or 2 characterized by being a carrier beam Si about distortion in the direction in which said 1st semiconductor region is silicon (Si), and a lattice constant spreads.

[Claim 4] said 1st semiconductor region -- silicon (Si) -- it is -- said 2nd semiconductor region -- Six germanium 1-x Or Six Sn 1-x it is -- a semiconductor device according to claim 1 or 2 characterized by things.

[Translation done.]

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] This invention is concerned with the insulated-gate mold semiconductor device which is applied to semiconductor devices, such as an integrated circuit (LSI) containing the insulated-gate mold semiconductor device of a simple substance, and this, especially is formed on an insulator layer.

[0002]

[Description of the Prior Art] There is a remarkable thing in the advance to high integration of the semiconductor integrated circuit (LSI) looked at by 256Mb(s) dynamic random-access-memory (DRAM) technology in recent years etc. However, if DRAM is explained to an example, with progress of a degree of integration, memory cell area tends to decrease increasingly and reservation of the cel capacity for preventing the so-called soft error caused by alpha rays is difficult. For soft error prevention of DRAM, the so-called SOI (Silicon-On-Insulator) structure which makes a semiconductor device is adopted on the single-crystal-silicon film 165 on the insulator layer (SOI insulator layer) 202 as shown in drawing 11. Detailed and high-speed operation are possible for a silicon-on-insulator desubstrate, and it is promising as a high performance element. If SOI structure is used, since the electron and electron hole pair generated by alpha rays can be restricted in the single-crystal-silicon film 165 on a SOI insulator layer (henceforth a "SOI film"), soft error resistance will improve by leaps and bounds. Although drawing 11 is a n channel silicon-on-insulator desubstrate, since the so-called substrate suspension effect by the electron hole (hole) accumulated in the channel field arises as shown in drawing 12, this n channel silicon-on-insulator desubstrate has the defect that drain breakdown voltage is low as compared with bulk MOSFET. Moreover, the conventional n channel silicon-on-insulator desubstrate also has the problem of instability, such as a current over shoot in switching operation, as shown in drawing 13, and it has been a practical big problem.

[0003] The structure which used the narrow material of a band gap (forbidden-band width of face) Eg for the source field to the channel field of MOSFET as a cure against the substrate suspension effect in such n channel SOI and an element is proposed (JP,1-255252,A). By narrowing the band gap Eg of the semiconductor material which constitutes a source field in MOSFET indicated by JP,1-255252,A, the are recording in the channel of an electron hole constituting the main cause of the substrate suspension

effect can prevent effectively.

[0004] To MOSFET which makes Si a channel field, as a narrow material of a band gap, the most typical thing is Six germanium 1-x (0< x<1), and shows one of the SOI-MOSFET using this to drawing 14 (a). The SOI insulator layers 202, such as an oxide film, are formed on the Si substrate 201 used as a base substrate, the SOI film 203 of p mold used as a barrier layer is formed on it, and n channel SOI-MOSFET of drawing 14 (a) is n+ in a part of this SOI film. The source / drain field 206 is formed. The feature of drawing 14 (a) is this n+. It is Six germanium 1-x to the interior of the source / drain field 206. It is the point that the layer 207 is formed. n+ The source field 206 and n+ The point that gate oxide 25 is formed in the upper part of the channel field 203 which consists of a p mold SOI film inserted into the

drain field 206, and the gate electrodes 26, such as polish recon, are formed on it is the same as that of usual n channel MOS FET.

[0005] The potential profile of n channel SOI and MOSFET of <u>drawing 14</u> (a) is shown in <u>drawing 14</u> (b). In such an MOSFET, as shown in <u>drawing 14</u> (b), it is clear experimentally by the simulation the hole current's which can narrow the band gap of a source field to the location of a dashed line, and flows inside n+ source field to increase exponentially. For example, the current potential property of n channel SOI-MOSFET of 0.5 micrometers of channel length is shown in <u>drawing 15</u>. A continuous line is measured among the current potential properties shown in <u>drawing 15</u> about SOI and MOSFET which carried out the ion implantation of the germanium ion by dose phi=3x1016cm-2 in acceleration voltage Vac=50kV. It turns out that drain breakdown voltage has improved n channel MOS FET which has the SiGe layer which shows only Si shown with a dashed line in <u>drawing 15</u> as a continuous line to n channel MOS FET made into the source / drain field (he has no SiGe field) inside the source / drain field V or more [1].

[0006] n channel SOI-MOSFET as showed cross-section structure to drawing 14 (a) is manufactured by the following manufacturing processes. first, SIMOX (Separationby IMplanted OXygen) -- a SOI substrate is created using law. That is, by carrying out the ion implantation of the oxygen ion, and heattreating it to a silicon substrate 201, the embedding oxide film (SOI insulator layer) 202 is formed so that the upper silicon film (SOI film) 203 and the lower layer silicon substrate 201 may be separated. And in order to decompose electrically between the elements which adjoin to the upper SOI film 203, LOCOS [ area of exposed oxide / used as the isolation region between elements / field ] (Local Oxidation of Silicon) using Si3 N4 film etc. -- it forms by law etc. (however, in drawing 14 (a), although illustration of the isolation region between elements is omitted) It will be understood easily that it is in the location of the both sides [portion / illustration ] shifted. Then, Si3 N4 used for the LOCOS method A film etc. is removed, the surface of the element formation field (active region) 203 surrounded by the field area of exposed oxide is exposed, and gate oxide 25 is formed in the surface of the exposed active region (SOI film) 203 by the oxidizing [ thermally ] method etc. and next and a this top -- LPCVD (Low Pressure Chemical Vapour Deposition) -- the polish recon film 26 by law etc. is formed. and a photograph lithography production process -- a resist pattern -- the upper part of the gate electrode schedule field portion of the polish recon film 26 -- forming -- this resist pattern -- a mask -- carrying out -- RIE (Reactive Ion Etchin) -- the polish recon gate electrode 26 and gate oxide 25 are formed by law etc. And n+ Using the polish recon gate electrode 26, the ion implantation of the n mold impurity ion. such as As for the source / drain field 206 formation, is carried out in self align, and it is heat-treated. Then, if it heat-treats by carrying out the ion implantation of the germanium to this source / drain field 206 and the SiGe layer 207 is formed in the interior of the source / drain field 206, n channel SOI-MOSFET as shown in drawing 14 (a) will be completed. In fact, after this, although interlayer insulation films, such as an oxide film, a PSG film, and a BPSG film, are further deposited on the surface, the opening for electrode contact (contact hole) is formed into this interlayer insulation film and metallization production processes, such as the source / drain metal-electrode wiring, are performed, illustration is omitted here.

[Problem(s) to be Solved by the Invention] On the other hand, about p channel SOI-MOSFET, the substrate suspension effect did not attract big attention for a thing, like drain breakdown voltage is high till recently. The thing with high drain breakdown voltage is because it is that the current driving force of p channel SOI-MOSFET is small compared with it of n channel SOI-MOSFET, and the impact ionization rate to the electron of the electron hole by the electric field near the drain is small. However, by the detailed experiment by the artificer of this invention, the current driving force increases also in p channel SOI-MOSFET, the rise of the electric field near the drain takes place with detailed-izing of the LSI pattern using the element of 0.5 micrometers or less of gate length etc., and it is already becoming clear gradually that it is becoming impossible to disregard the substrate suspension effect. For example, it is becoming clear that the kink in Id-Vd \*\*\*\*\*\* is seen also by p channel SOI-MOSFET as shown in drawing 16 (a), or that an unusual reduction of the threshold coefficient in a pentode field as shown in

drawing 16 (b) appears. These unusual properties become the cause which forms "a strain" of the output wave in an analog circuit like the case of n channel SOI-MOSFET, and cause the fall of the threshold in a pentode field, the case where it uses for a CMOS inverter circuit as shows p channel SOI-MOSFET (continuous line) to which drain pressure-proofing fell as compared with the bulk MOSFET (dashed line) as furthermore shown in drawing 17 (a) to drawing 17 (b) -- setting -- an input -- a high level (High) -- even if -- an output is not set to a low (Low) but the problem that an output does not take a full swing is caused.

[0008] It is offering the new structure which can control the substrate suspension effect containing p channel SOI and MOSFET it is becoming impossible to disregard the purpose of this invention in the structure of 0.5 micrometers or less of gate length made detailed in view of the trouble described above of semiconductor devices, such as pMOSLSI and CMOSLSI.

[0009]

[Means for Solving the Problem] The 1st semiconductor region of n mold with which this invention was formed on the 1st insulator layer in order to attain the above-mentioned purpose, It is the semiconductor device which contains at least a transistor which has a gate electrode which controls current which flows this 1st semiconductor region through the 2nd insulator layer as a gate insulator layer formed in the upper part of a source field, a drain field, and this 1st semiconductor region. p mold impurity element is contained in this source and a drain field a part of one [ at least ] field [ at least ] of this source and a drain field -- or it is all -- it is -- a channel field is reached in part -- it is characterized [ 1st ] by until consisting of the 2nd semiconductor region where the forbidden-band width of face (band gap) Eg is smaller than said 1st semiconductor region.

[0010] The 1st semiconductor region of n mold with which this invention was formed on the 1st insulator layer in order to attain the above-mentioned purpose furthermore, It is the semiconductor device which contains at least a transistor which has a source field, a drain field, and a gate electrode that controls current which flows this 1st semiconductor region through a gate insulator layer formed in the upper part of this 1st semiconductor region. p mold impurity element is contained in this source and a drain field. It is characterized [2nd] by forming in both the upper part of one [at least] field of this source and a drain field, the lower part or the upper part, and the lower part the 2nd semiconductor region where the forbidden-band width of face Eg is smaller than said 1st semiconductor region. [0011] When the 1st semiconductor region is set to Si as the 2nd small semiconductor region of this band gap Eg, a material of Si system is desirable, and they are specifically Six germanium 1-x and Six Sn 1-x. It is desirable.

[0012] Moreover, Si which carries out entailment of the distortion in the direction in which a lattice constant becomes large as the 2nd semiconductor region is sufficient. It is crystal growth of formation of a SiGe (there is no change of lattice constant) layer (or SiSn layer) which does not receive Selection CVD and distortion of a up to [ an ion implantation to the inside of Si of germanium or Sn, and Si of a SiGe layer (a SiSn layer etc. is sufficient instead of SiGe) ] as the formation method of these materials, and Si to a it top, and CaF2. A layer and CaSrF2 What is necessary is just to perform crystal growth of Si to a layer top etc.

[0013] It is p+ of the 1st semiconductor region which consists of Si etc. when based on CVD of the SiGe layer 238,239 shown in <u>drawing 5</u>. It means that the 2nd semiconductor region 238,239 where the forbidden-band width of face Eg is small was formed in the upper part of the source / drain field 312,313. Moreover, it is p+ when Si layer 45a is grown up on the SiGe layer 44 shown in <u>drawing 7</u>. The 2nd semiconductor region is formed in the lower part of the source field 409, and it is p+ further. As for the source field itself, in response to distortion, a band gap Eg is small.

[0014] <u>Drawing 1</u> (a) is p+ as most fundamental example. All of source fields are formed in a SiGe layer, and it is p+. Band drawing at the time of narrowing the band gap Eg of only a source field uniformly is shown. It is Six germanium 1-x to Si. Since only delta Ev of a band gap is narrow, it will have the discontinuity of a band of deltaEv in a valence-band side. Energy barrier phi 1 over an inflow in the direction of the source of an electron which collected on the channel section by this discontinuity It decreases, as shown in <u>drawing 1</u> (a). p+ of an electron accumulated in the channel section by this An

inflow to a source field is promoted and the substrate suspension effect is controlled. A theory top is a heterojunction interface and p+ like drawing 1 (a). Although it is desirable for a source field edge to be in agreement, becoming like drawing 1 (b) is also considered from on a manufacturing technology. That is, drawing 1 (b) is p+. A SiGe/Si heterojunction interface when a part of source field is a SiGe layer is p+. Band drawing in a case of being all over a source field is shown. In this case, p+ An electron with which this Si section was accumulated in a channel 10nm or less when tunnel current would flow, if it considered as a film extremely although an obstruction over an electron with which only a part to which Si exists all over a source field collected on a channel became high is p+. It is sucked out by source field. Manufacturing thickness of the Si section in precision of 10nm or less can be controlled by selection of heat treatment conditions etc. comparatively easily. Furthermore, it is Six germanium 1-x. Si portion shown in drawing 1 (b) since promotion of extrusion of an electron from the channel section by increment in recombination velocity of a carrier in inside also takes place is p+. The substrate suspension effect control of p channel SOI-MOSFET is possible also with structure which exists in a source field. However, the A section shown in drawing 1 (b) at this time is p+ in order to work in the direction which controls a flow of an electron hole which is transistor current. Impurity density (nSiGe and nSi) of a source field p mold is good to make it as high as possible and to make it not overdue [ a flow of an electron hole here ].

[0015] When it says from a viewpoint of drawing to the source of an electron which collected on a channel on the other hand, it is p+ to the impurity density nSiGe of the SiGe section. If impurity density nsi of the Si section of a source field is made low, since it becomes band drawing as shown in drawing 1 (c) and an obstruction over an electron can be set to value deltaE (<deltaEv) smaller than deltaEv, it is more effective than a case of drawing 1 (b). Moreover, it is Six germanium 1-x from drawing 1 (a). Structure included in a channel side is sufficient, and the drawing effect to the inside of the source of the above electrons arises also in this case.

[0016]

[Embodiment of the Invention] Drawing 2 (a) shows the cross-section structure of p channel SOI-MOSFET concerning the gestalt of operation of the 1st of this invention. The n mold SOI film 23 which serves as the 1st semiconductor region of n mold through the embedding oxide film 202 used as the 1st insulator layer (SOI insulator layer) is formed in the upper part of n mold (100) silicon substrate 21 which turns into a base substrate in drawing 2 (a). And isolation is made with the thermal oxidation film 24 formed deeply until it embeds the n mold SOI film 23 from the surface of the SOI film 23 and it reaches an oxide film 202. And it is p+ to the interior of this active region, using as an active region the field of the n mold SOI film 23 detached by this element. The source field 216 and p+ It is formed so that the drain field 226 may embed that pars basilaris ossis occipitalis and may touch an oxide film 202. p+ The source field 216 and p+ The silicon germanium (SiGe) field 217,227 containing boron (B) is formed in the interior of the drain field 226, and the source metal electrode 218 and the drain metal electrode 228 are formed in the upper part of this SiGe field 217,227 through the contact hole which the interlayer insulation films 211, such as an oxide film (SiO2 film), a PSG film, and a BPSG film, were formed, and was formed into this interlayer insulation film 211. Drawing 2 (a) is p+ which is exaggerated type section drawing and was protruded from the SiGe field 217,227 in practice for convenience. The source / drain field 216,226 is thin fields 10nm or less. Moreover, p+ The source field 216 and p+ The gate electrodes 26, such as polish recon, are formed in the upper part of the channel field 23 inserted into the drain field 226 through the gate oxide 25 used as the 2nd insulator layer. The thin oxide film 27 called an after oxide film is formed in the surface of the polish recon gate electrode 26. p+ The source field 216 and p+ The drain field 226 is a field which doped p mold impurity elements, such as boron (B), in about [ 6x1018 to 6x1020cm - ] three high impurity density. [0017] Drawing 2 (b) is drawing showing the drain current (Id)-drain voltage (Vd) property of p channel SOI and MOSFET of the simple substance concerning the 1st example of this invention as compared with the example of reference. The Id-Vd property shown in drawing 2 (b) is a thing about p channel SOI-MOSFET with L= 0.4 micrometers [ of gate length ], and a gate width of W= 100 micrometers, and a continuous line is germanium+. It is the property of the simple substance element which drove in ion

by 25KeV(s) dose 3x1016cm-2, and formed the p+-SiGe field 217,227, and a dashed line is the property of a simple substance element (example of reference) of not having a corresponding p+-SiGe field. p+ of the electron accumulated in the channel section by having the p+-SiGe field 217,227 It turns out that the inflow to a source field was promoted and drain breakdown voltage has improved V or more [1]. [0018] p channel SOI-MOSFET shown in drawing 2 (a) can be manufactured by the method shown in drawing 3 (d).

[0019] (b) Form the embedding oxide film (SOI oxide film) 202 with a thickness of 100nm in a place with a depth of 200nm from the silicon surface by the so-called SIMOX method which injects oxygen into the Si substrate 21 of n mold (100) by acceleration voltage 180KeV and dose 2x1218cm-2, and is first heat-treated at 1300 degrees C for 5 hours. At this time, about 200nm (SOI film) of single-crystal-silicon films 23 is formed in the upper part of the SOI oxide film 202. Next, the SOI film 23 is made thin to 100nm thickness by oxidizing the surface of the SOI film 23 thermally and carrying out etching removal of this oxide film with a NH4 F solution etc.

[0020] (b) Next, with selective oxidation technology, such as the LOCOS method, form the element demarcation membrane 24 and separate between the adjoining elements electrically. Next, gate oxide 25 is formed in the thickness of 5nm, the polycrystal (polish recon) Si 26 which doped boron (B) 1020cm-3 is deposited on the thickness of about 200nm with a CVD method, and the configuration shown in drawing 3 (a) using a photolithography production process is processed as a gate electrode 26. For example, a gate electrode is processed into L= 0.4 micrometers of gate length, and a size with a gate width of W= 10 micrometers. Next, the whole surface is oxidized and the with a thickness of 5nm after oxide film 27 is formed in the polycrystal Si surface (upper surface and side).

[0021] (c) Next, as shown in <u>drawing 3</u> (b), form the Si layer (Si0.9 germanium0.1 -Si0.7 germanium0.3 layer) 28 which carries out the ion implantation of the germanium by acceleration voltage 30KeV and dose 1-3x1016cm-2, and contains germanium about 10 to 30% by peak concentration.

[0022] (d) Next deposit 20nm of SiN films on the whole surface, and by carrying out overall etching after that, as shown in drawing 3 (c), form the side wall SiN film 29 in the side wall of a polycrystal silicon-gate electrode. Furthermore, it is BF2+. It is p+ of SiGe by carrying out an ion implantation by acceleration voltage 20KeV and dose 3x1015cm-2, and carrying out annealing for 30 minutes in nitrogen-gas-atmosphere mind at 850 degrees C after that. p+ of a layer 217,227 and Si A layer 216,226 is formed.

[0023] (e) Furthermore, it is SiO2 by a CVD method etc. to the whole surface. 300nm of interlayer insulation films 211, such as a film, a PSG film, and a BPSG film, is deposited. The hole for contact is opened in the predetermined portion in this interlayer insulation film 211. Wiring material, For example, if the source metal electrode 218 and the drain metal electrode 228 are formed by depositing Si, 400nm (aluminum-Si, aluminum-Cu-Si) of aluminum of Cu content etc., etc. on the whole surface, and processing it as shown in drawing 3 (d) p channel SOI-MOSFET of the gestalt of operation of the 1st of this invention is completed.

[0024] All source fields are not set to SiGe in the example of structure shown in drawing 2, but a heterojunction interface is p+. Although it is in the interior of a source field, drawing 1 (a) - (c) is used, and it is above-mentioned passage p+. As for a source field edge and a heterojunction interface, it is desirable that it is in agreement. However, all source fields do not necessarily need to be SiGe(s) and the source section which is in contact with the channel field as shown in drawing 1 (b) and (c) may be the structure where the about 10nm [at most] p+-Si field 216 remains. The thickness of a p+-Si portion is p+. BF2+ the source / for drain fields It is controllable by adjustment of the about 850-900-degree C annealing time amount after an ion implantation. If it becomes what, on the diffusion conditions of this temperature degree, the diffusion in Si of germanium will be because it is small to the degree which can be disregarded. Furthermore, it will be p+ if annealing time amount is adjusted. A potential profile as made a source field edge and a heterojunction interface in agreement and shown in drawing 1 (a) can also be obtained. It can also make it easy to realize the form where the impurity density nSi of a source Si section like drawing 1 (c) becomes lower than the impurity density nSiGe of the source SiGe section by annealing which promotes diffusion of such B. Moreover, it is germanium+ although incidence (ion

implantation) of the germanium ion was perpendicularly carried out to Si substrate with the gestalt of this operation. In order to prevent the channeling of ion, few tilt angles (for example, 7 degrees) may be given, and the location of a hetero interface may be controlled. Moreover, germanium+ In order to carry out incidence of the ion to the place more near a channel, impregnation by the so-called rotation ion implantation (slanting ion implantation) leaned about 40 degrees may be performed. [0025] Moreover, although SiGe is used as a narrow material of a band gap with the gestalt of operation of the 1st of this invention, it is not restricted to SiGe but other materials with a band gap narrower than Si of Si system may be used. For example, the alloy of Sn and Si is sufficient. [0026] p+ although the impurity for the stratification is used as boron (B) by top description -- other III (s), such as an indium (In) or a gallium (Ga), A group's impurity may be used. Although it is not made SALICIDE (Self Aligned Silicide) structure in the above-mentioned explanation, when parasitism resistance needs to be reduction-ized, naturally SALICIDE structure can also be applied. Moreover, at the structure shown in drawing 2 (a), it is p+. Although both the source / drain field are SiGe, the effect of this invention is not lost as for SiGe only in the source section. Moreover, even if SiGe enters into a channel, the effect of this invention is not lost. Band drawing in this case is close to drawing 1 (a), and the band break point of deltaEv in a valence band only moves it to a channel side for a while. [0027] Although the polycrystal Si of the gate has described the thing of p mold doped polysilicon of a boron (B) dope, n mold doped polysilicon, such as the Lynn (P) dope, is sufficient as it, and a polycide (two-layer structure of Polycrystal Si and silicide) is sufficient as it. Moreover, refractory metals, such as W, Ti, and Mo, and other metals may be used for a gate material. [0028] Drawing 4 shows the cross-section structure of p channel SOI-MOSFET concerning the gestalt of operation of the 2nd of this invention. In drawing 4, the n mold SOI film 23 which serves as the 1st semiconductor region of n mold through the embedding oxide film 202 used as the 1st insulator layer is formed in the upper part of n mold (100) silicon substrate 21. And isolation is made with the thermal oxidation film 24 formed deeply until it embeds the n mold SOI film 23 from the surface of the SOI film 203 and it reaches an oxide film 202. And it is p+ to the interior of this active region, using as an active region the field of the SOI film 23 detached by this element. The source field 312 and p+ It is formed so that the drain field 313 may embed that pars basilaris ossis occipitalis and may touch an oxide film 202. p+ The source field 312 and p+ The p+-SiGe field 238,239 containing the boron (B) used as the 2nd semiconductor region is formed in the upper part of the drain field 313. An interlayer insulation film 211 is formed in the upper part of the SiGe field 238,239, and the source metal electrode 218 and the drain metal electrode 228 are formed to the SiGe field 238,239 through the contact hole formed into the interlayer insulation film 211. Moreover, p+ The source field 312 and p+ The gate electrodes 26, such as polish recon, are formed in the upper part of the channel field 23 which consists of the 1st semiconductor region inserted into the drain field 313 through gate oxide (gate insulator layer) 25. The thin oxide film 27 called an after oxide film is formed in the surface of the polish recon gate electrode 26. p+ The source field 312 and p+ The drain field 313 is a field which doped p mold impurities, such as boron (B), in about [ 6x1018 to 1x1020cm - ] three high impurity density. [0029] p channel SOI-MOSFET concerning the gestalt of operation of the 2nd of this invention can be manufactured by the manufacture method as shown in drawing 5 (a) - (c). [0030] (b) SIMOX -- using the SOI substrate (SIMOX-SOI substrate) by law etc., and this SIMOX-SOI

[0030] (b) SIMOX -- using the SOI substrate (SIMOX-SOI substrate) by law etc., and this SIMOX-SOI substrate -- receiving -- LOCOS -- it is the same as that of the gestalt of operation of the 1st of this invention till the place which carries out gate oxidation, processes the polycrystal Si film 26 of B dope as a gate electrode after the isolation using law, heat-treats the whole surface in an oxidizing

atmosphere, and forms the after oxide film 27.

[0031] Next, if a SiN film is deposited on the whole surface at the thickness of 20nm and whole surface etchback is covered, as shown in the side wall of a gate electrode at drawing 5 (a), the side wall SiN film 29 will be formed.

[0032] (b) Next, it is SiH4. Gas and GeH4 As shown in <u>drawing 5</u> (b), the SiGe layer 238,239 is alternatively deposited on Si surface of the portion which the n mold SOI film exposed with the CVD method using the reaction of gas by the thickness of 100nm. Next, B+ 3x1015cm-2 ion implantation is

carried out by 30KeV(s).

[0033] (c) By carrying out annealing for 30 minutes in the substrate temperature of 850 degrees C, and nitrogen-gas-atmosphere mind continuously, include the SiGe layer 239 and Si under it is also p+. It is made a layer and is p+-SiGe field 238,239p+. The source field 312 and p+ The drain field 313 is formed. As furthermore shown in drawing 5 (c), it is SiO2 by a CVD method etc. to the whole surface. The interlayer insulation films 211, such as a film, are deposited on the thickness of 300nm, a contact hole is opened into this interlayer insulation film 211, and if wiring material, for example, Si, and 400nm of aluminum of Cu content are deposited on the whole surface, it is processed and the source metal electrode 218 and the drain metal electrode 228 are formed, p channel SOI-MOSFET of the gestalt of operation of the 2nd of this invention will be completed.

[0034] p+ since the SiGe layer 238,239 is formed by CVD on the n mold SOI film 23 with the gestalt of operation of the 2nd of this invention Among the source / drain field, the portion near a channel is Si and becomes drawing 1 (b) and the same thing as (c) as band drawing. In the case of the gestalt of operation of the 2nd of this invention, the size (distance) of Si field between this SiGe edge and a channel field is mainly adjusted by the thickness of the gate side wall 29, and the thickness of the SOI film 23. [0035] It is the structure which does not have a side wall SiN film in the side wall section of the gate electrode 26 as shown in drawing 6 as a modification of the gestalt of operation of the 2nd of this invention. After the structure of drawing 6 performing whole surface etchback after formation of the after oxide film 27 and removing only it on the n mold SOI film 23, The SiGe layer 238,239 is formed by the thickness of 100nm by Selection CVD. After that B+ An ion implantation is performed and they are the SiGe layer 238,239 and the n mold SOI film 23 under it p+ It is made a layer and the p+-SiGe source field 238, the p+-SiGe drain field 239, the p+-Si source field 312, and the p+-Si drain field 313 are formed. The subsequent production process is the same as the above.

[0036] explanation of the manufacture method of the gestalt operation of the 2nd of above-mentioned this invention -- B+ although the case where an ion implantation was used was explained -- BF2+ the ion implantation by the ion of a compound molecule [ like ] -- you may use -- In+ Ga+ instead, an ion implantation -- carrying out -- p+ A layer may be formed. Moreover, it is also possible to apply SALICIDE structure. Although installation of p mold impurities, such as B, is furthermore performed after deposition of the SiGe layer 238,239 above Since p mold impurity is beforehand introduced by the ion implantation etc. into the n mold SOI film 23, the SiGe layer 238,239 is deposited. after that -- further -- the inside of the SiGe layer 238,239 -- installation of the impurity of p mold -- you may carry out -- the inside of CVD gas -- BH3 and B-2 H6 etc. -- gas -- introducing -- SiGe deposition, simultaneously p+-izing. the narrow semiconductor of a band gap -- Six germanium 1-x it is not necessary to be -- Six Sn 1-x, germanium, etc. may be used.

[0037] Drawing 7 shows the cross-section structure of p channel SOI-MOSFET concerning the gestalt of operation of the 3rd of this invention. In drawing 7, the n mold SOI film 231 is formed in the upper part of n mold (100) silicon substrate 21 through the embedding oxide film 202 used as the 1st insulator layer. and -- n -- a mold -- SOI -- a film -- 231 -- a part -- the upper part -- \*\*\*\* -- the -- two -- a semiconductor region -- becoming -- silicon -- germanium (SiGe) -- a film -- 44 -- forming -- having --SiGe -- a film -- 44 -- a top -- and -- SiGe -- a film -- 44 -- forming -- having -- \*\*\*\* -- n -- a mold --SOI -- a film -- 231 -- the upper part -- \*\*\*\* -- the -- one -- a semiconductor region -- becoming -- n -- a mold -- silicon -- (-- Si --) -- a film -- 45 -- forming -- having -- \*\*\*\* . It is SiO2 until it reaches the n mold SOI film 231 from the surface of the n mold Si film 45. The isolation insulator layers 24, such as a film, are formed. The isolation insulator layer 24 may be deeply formed until it embeds it further from the surface of the n mold SOI film 231 and it reaches an oxide film 202. And it is p+ to the interior of this active region, using as an active region the field of the n mold Si film 45 detached by this element. The source field 409 and p+ The drain field 226 is formed and it is p+. To the SiGe film 44, the source field 409 is that pars basilaris ossis occipitalis p+ The drain field 410 is formed so that that pars basilaris ossis occipitalis may be embedded and an oxide film 202 may be touched. This p+ The source field 409 and p+ The source metal electrode 218 and the drain metal electrode 228 are formed to the drain field 410 through the contact hole formed into the interlayer insulation film 211. Moreover, p+ The source

field 409 and p+ The gate electrodes 26, such as polish recon, are formed in the upper part of the n mold Si film 45 used as the channel field between the drain fields 410 through the gate insulator layer (gate oxide) 25. p+ The source field 409 and p+ The drain field 410 is a field which doped p mold impurity elements, such as boron (B), in about [6x1018 to 1x1020cm -] three high impurity density.

[0038] According to the gestalt of operation of the 3rd of this invention, it is p+. Si layer used as the source field 409 is formed on the SiGe layer 44 with a large lattice constant, and serves as a distortion silicon film from Si. p+ By forming the source field 409 with distortion silicon, compared with the case of MOSFET of the usual silicon system, the band gap Eg of the source \*\*-izes too (for example, deltaEg= -- about 0.2eV is \*\*-ized), consequently the electron flow from a channel to the direction of the source can be promoted sharply.

[0039] p channel SOI-MOSFET of the gestalt of operation of the 3rd of this invention can be manufactured by the method shown in drawing 8 (a) - (f). namely, (\*\*) -- while forming the embedding oxide film (SOI oxide film) 202 with a thickness of 100nm in a portion with a depth of 200nm from the surface by performing 1300 degrees C and heat treatment of 5 hours as shown in drawing 8 (a) after injecting oxygen ion into n mold (100) silicon substrate 21 on condition that acceleration voltage 180KeV and dose 2x1018cm-2, the SOI film 231 of n mold is formed in the substrate surface. In addition, although the SIMOX method was mentioned as the example as the formation method of a SOI substrate, a lamination method (Silicon Direct Bonding:SDB law) may be used here (the same is said of the case of other operation gestalten). Next, after oxidizing thermally the surface of the SOI film 231 of n mold, the production process of carrying out etching removal of this oxide-film portion with a NH4 F solution is repeated, and the n mold SOI film 231 is made thin to 10nm.

[0040] (b) Next, as shown in drawing 8 (b), form the SiGe film 44 with a thickness [ of 50% of germanium concentration ] of 30nm with a CVD method on the n mold SOI film 231. At this time, since germanium concentration is high, the SiGe film 44 grows exceeding that critical thickness. Therefore, it does not have consistency with the lattice constant of Si of the n mold SOI film 231 of a substrate, and the Six germanium1-x film (0< x<1) 44 is Six germanium 1-x. It grows up with an original lattice constant. Next, as shown in drawing 8 (c), a photolithography and RIE are used, and it is the SiGe film 44 p+ It is made to save only on the SOI film 231 of a source field and the becoming field. [0041] (d) As shown in drawing 8 (d) below, it is SiH4 as a raw material. With a CVD method with a membrane formation temperature of 550 degrees C used, n mold silicon (Si) films 45 and 45a with a thickness of 80nm are formed in the whole surface. At this time, partial 45a on the SiGe film 44 receives breadth distortion among the n mold Si films 45 and 45a, and it is Six germanium 1-x. It grows up with a lattice constant and becomes a distortion n mold Si film. Since the substrate is the n mold SOI film 231, other portions do not receive distortion, but they grow with the lattice constant of Si original, and serve as the undistorted n mold Si film 45.

[0042] (e) it is shown in drawing 8 (e) below -- as -- CMP (chemical Mechanical Polishing: chemical mechanical polishing) -- carry out flattening of the surface of the n mold Si films 45 and 45a by technique, such as law, and form the isolation insulator layer 24 around the portion used as a barrier layer after flush-izing. And sequential formation of silicon oxide with a thickness of 5nm it is thin to gate oxide 25 on the n mold Si film 45, and the boron doped polysilicon film with a thickness of 300nm it is thin to the gate electrode 26 is carried out. In addition, since \*\*\*\* with the n mold Si films 45 and 45a is about 30nm, flattening by the CMP method etc. is not performed, but it leaves \*\*\*\*, and you may use as criteria for mask alignment in photolithography etc. Next, as shown in drawing 8 (e), pattern NINGU of the above-mentioned doped polysilicon film 26 and the above-mentioned silicon oxide 25 is carried out, and the gate electrode 26 and gate oxide 25 are formed. At this time, it is most desirable to make it come directly under gate electrode 26 edge, as the interface of distortion n mold Si film 45a and the n mold Si film 45 of an undistorted portion shows drawing 8 (e). However, the above-mentioned interface may also enter into a channel, and the above-mentioned interface may be in the place which is distant from a channel from gate electrode 26 edge. Next, he is BF2, using the gate electrode 26 as a mask, as shown in drawing 8 (e). After carrying out the ion implantation of the ion on condition that acceleration voltage 30KeV and dose 5x1015cm-2, 850 degrees C and heat treatment for 30 minutes are performed, and it is p+. The source field 409 and p+ The drain field 410 is formed. At this time, it is p+. Although it is most desirable that it is in agreement with the interface of distortion p-type silicon film 45a and the p-type silicon film 45 of an undistorted portion as for the pn junction of a source field and the n mold Si film 45 of an undistorted portion, the above-mentioned pn junction does not need to be in agreement with the above-mentioned interface.

[0043] (\*\*) Finally, as shown in <u>drawing 8</u> (f), it is SiO2 as an interlayer insulation film with a thickness of 400nm to the whole surface. This SiO2 after forming a film 211 A contact hole is punctured on a film 211, the source metal electrode 218 and the drain metal electrode 228 are formed, gate wiring (un-

illustrating) is formed further, and it completes.

[0044] In the case of the gestalt of operation of the 3rd of this invention, they are the SiGe layer 44 and p+. They are two \*\* band gap materials called the distorted silicon layer 409 to coincidence p+ Since it forms as a source field, above-mentioned electron flow is promoted further and is very effective in the substrate suspension effect control of p channel SOI and MOSFET.

[0045] A \*\* band gap material with a lattice constant larger instead of the SiGe layer 44 than other Si,

such as a SiSn layer, and forbidden-band width of face smaller than Si may be used.

[0046] Drawing 9 shows the cross-section structure of p channel SOI-MOSFET concerning the gestalt of operation of the 4th of this invention. In drawing 9, the n mold SOI film 255 is formed in the upper part of n mold (100) silicon substrate 21 through the embedding insulator layer 251 used as the 1st insulator layer. As an embedding insulator layer 251, they are Si and CaF2 with an almost equal lattice constant. A film is used and the part is calcium1-x Srx F2. It is a film (0< x<1) 252. Therefore, calcium1-x Srx F2 The 1st semiconductor region (n mold SOI film) 255 of n mold of the upper part of a film 252 became a distorted Si film, and the band gap has \*\*-ized it. And it is the portion of the SOI 255 which this band gap \*\*-ized p+ It considers as the source field 259 and p+ drain field 260, and the n mold SOI film 255 of an undistorted portion is made into the channel field. And isolation is made with the thermal oxidation film 24 formed deeply until it embeds the SOI film 255 containing a distorted Si film portion from the surface of the SOI film 255 and it reaches an insulator layer 252. And p+ source field 259 and p+ which become the interior of this active region only from a distorted Si film by making into an active region the field of the distortion and the undistorted SOI film 255 which were detached by this element It will be formed so that the drain field 260 may embed that pars basilaris ossis occipitalis and may touch an insulator layer 252. p+ The source field 259 and p+ The source metal electrode 218 and the drain metal electrode 228 are formed to the drain field 260 through the contact hole formed into the interlayer insulation film 211. Moreover, p+ The source field 259 and p+ The gate electrodes 26, such as polish recon, are formed in the upper part of the channel field 255 which is a distortionlessness Si film between the drain fields 260 through gate oxide 25.

[0047] p channel SOI-MOSFET concerning the gestalt of operation of the 4th of this invention can be

manufactured by the method shown in drawing 10 (a) - (c).

[0048] (b) it is first shown in <u>drawing 10</u> (a) -- as -- a silicon substrate 21 top -- CaF2 a film 251 and the n mold SOI film 255 -- a vapor-phase-epitaxial-growth method and MBE (Molecular Bean Epitaxy) -- sequential formation is carried out by law etc. Next, as shown in <u>drawing 10</u> (a), after forming the isolation insulator layer 24, gate oxide 25 and the gate electrode 26 are formed on the n mold SOI film 255. Thickness of the n mold SOI film 255 is set to 30nm.

[0049] (b) It is Sr+ ion, using the gate electrode 26 as a mask next, as shown in drawing 10 (b) CaF2 An ion implantation is carried out by acceleration voltage 80KeV and dose 1x1017cm-2 so that the n mold SOI film 255 may be penetrated on a film 251. Then, it is CaF2 by heat-treating. It is calcium1-x Srx F2 in some films 52. It is made to change to a film (0< x<1) 252, and distortion n mold SOI film 255a is formed in coincidence in self align. The interface of the distortion n mold SOI film 255a and the n mold SOI film 255 of an undistorted portion which are the thereby most desirable gestalt can form now easily the structure which was in agreement with the gate edge.

[0050] (c) it is shown in <u>drawing 10</u> (c) below -- as -- the gate electrode 26 -- a mask -- carrying out -- B+ 49BF2+ etc. -- performing heat treatment, after pouring p mold impurity ion into distortion n mold SOI film 255a -- p+ The source field 259 and p+ The drain field 260 is formed. It is the same as that of

the gestalt of the 1st - the 3rd operation, and a next production process is SiO2 by a CVD method etc. to the whole surface. If the interlayer insulation films 211, such as a film and a PSG film, are formed and the source metal electrode 218 and the drain metal electrode 228 are formed through the contact hole in this interlayer insulation film, p channel SOI-MOSFET of the gestalt of operation of the 4th of this invention shown in drawing 9 will be completed.

[0051] In the gestalt of the 1st - the 4th operation of the above this invention, although only p channel MOS FET was described, this invention is not restricted to the semiconductor device only using the above p channel MOS FET. This invention can be used also about circuits, such as CMOS-LSI in which not only LSI but n channel MOS FET which uses only p channel MOS FET in operation of this invention is intermingled.

[0052] In addition, according to this invention, in the contact section with wiring material, the energy difference between the valence bands of p+ semiconductor (the so-called Schottky barrier) decreases from the Fermi level of wiring material according to the band gap of the source section, or the source / drain section being narrow, and contact resistance becomes low. Consequently, the conversion conductance gm of the semiconductor device of this invention increases, and high-speed operation becomes possible.

[0053] Moreover, the narrow material layer of a band gap may be formed in the upper part and the lower part of a source drain field. In addition, not only the gestalt of the above-mentioned implementation but the thing which it deforms variously and is carried out is possible for this invention.

[0054]
[Effect of the Invention] As stated above, according to this invention, the substrate suspension effect of p channel MOS FET with the SOI structure accompanying detailed-izing can be controlled.

[Translation done.]

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is band drawing for explaining the principle of this invention.

Drawing 2 Drawing 2 (a) is the cross section of p channel SOI-MOSFET concerning the gestalt of implementation of the 1st of invention, and drawing 2 (b) is drawing showing the static characteristic.

Drawing 3 It is a cross section for explaining the manufacturing process of p channel SOI-MOSFET concerning the gestalt of operation of the 1st of this invention.

[Drawing 4] It is the cross section of p channel SOI-MOSFET concerning the gestalt of operation of the 2nd of this invention.

[Drawing 5] It is a cross section for explaining the manufacturing process of p channel SOI-MOSFET concerning the gestalt of operation of the 2nd of this invention.

[Drawing 6] It is the cross section of p channel SOI-MOSFET concerning the modification of the gestalt of operation of the 2nd of this invention.

[Drawing 7] It is the cross section of p channel SOI-MOSFET concerning the gestalt of operation of the 3rd of this invention.

[Drawing 8] It is a cross section for explaining the manufacturing process of p channel SOI-MOSFET concerning the gestalt of operation of the 3rd of this invention.

[Drawing 9] It is the cross section of p channel SOI-MOSFET concerning the gestalt of operation of the 4th of this invention.

[Drawing 10] It is a cross section for explaining the manufacturing process of p channel SOI-MOSFET concerning the gestalt of operation of the 4th of this invention.

[Drawing 11] It is an example of the structure of conventional n channel SOI-MOSFET.

[Drawing 12] It is drawing for comparing drain pressure-proofing of n channel SOI and MOSFET, and the n channel bulk MOSFET.

[Drawing 13] It is drawing explaining the over shoot of the output current at the time of switching of n channel SOI and MOSFET.

[Drawing 14] Drawing 14 (a) is Six germanium 1-x. It is a field n+ It is the cross section of n channel SOI-MOSFET which it has to the source / drain field, and drawing 14 (b) is the potential profile (band diagram).

[Drawing 15] Six germanium 1-x It is drawing which compares the Id-Vd property of n channel FET which has a field, and n channel FET which it does not have.

[Drawing 16] It is drawing showing the substrate suspension effect of L= 0.2-micrometer p channel SOI-MOSFET.

[Drawing 17] It is drawing (drawing 17 (b)) for explaining drawing (drawing 17 (a)) and the CMOS inverter which compare the conventional p channel bulk MOSFET with the I-V property of conventional p channel SOI-MOSFET.

[Description of Notations]

21 Si Substrates 23 and 45,165,231,255 1st Semiconductor Region: SOI Layer Single-Crystal-Silicon Layer

- 24 Element Demarcation Membrane
- 25 2nd Insulator Layer: Gate Insulator Layer (Gate Oxide)
- 26 Gate Polycrystal Si
- 27 After Oxide Film
- 28 44 The 2nd semiconductor region: SiGe layer
- 29 SiN Side Wall
- 202 1st Insulator Layer: Embedding Oxide Film (SOI Insulator Layer)
- 211 CVD SiO2
- 216 312 p+ Source field
- 217,238 p+-SiGe source field (the 2nd semiconductor region)
- 218 Source metal electrode
- 226,313,410 p+ Drain field
- 227,239 p+-SiGe source field (the 2nd semiconductor region)
- 228 Drain Metal Electrode
- 251 1st Insulator Layer: CaF2 Film
- 252 Calcium1-X Srx F2 Film
- 255a Distorted Si layer
- 259,409 p+ Distorted Si source field
- 260 P+ Distorted Si Drain Field


[Translation done.]

### \* NOTICES \*


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


### **DRAWINGS**




(a)




(b)




## [Drawing 4]





[Drawing 3]




[Drawing 5]













[Drawing 7]













[Drawing 10]










[Drawing 9]












http://www4.ipdl.jpo.go.jp/cgi-bin/tran\_web\_cgi\_ejje


[Drawing 14]










## [Drawing 16]









### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-12883

(43)公開日 平成10年(1998) 1月16日

(51) Int.Cl.<sup>6</sup>

H01L 29/786

識別記号

厅内整理番号

FΙ

技術表示箇所

H01L 29/78

616V 626B

審査請求 未請求 請求項の数4 OL (全 14 頁)

(21)出願番号

特願平8-159996

(22)出願日

平成8年(1996)6月20日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 西山 彰

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 有隅 修

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72)発明者 吉見 信

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内


(74)代理人 弁理士 三好 秀和 (外3名)

### (54) 【発明の名称】 半導体装置

### (57)【要約】

【課題】 基板浮遊効果が問題となるような、pチャンネル絶縁ゲート型半導体デバイスにおいて、リーク電流の発生を伴うことなく、チャンネル領域に蓄積した電子を有効に吸い出すことのできる半導体装置を実現する。

【解決手段】 基板浮遊効果を抑制し、ドレイン耐圧を向上させるための新規な構造であり、具体的には $p^+$  ソース領域又は $p^+$  ドレイン領域の少なくとも一部もしくは全部、又はその上部もしくは下部に $Si_x$   $Ge_{1-x}$ ,  $Si_x$   $Sn_{1-x}$  等のチャンネル部を構成している第1の半導体領域(シリコン)よりも禁制帯幅の小さい第2の半導体の領域(狭バンドギャップ半導体領域)を形成する。



#### 【特許請求の範囲】

【請求項1】 第1の絶縁膜上に形成されたn型の第1 の半導体領域と、ソース領域と、ドレイン領域と、該第 1の半導体領域の上部に形成されたゲート絶縁膜として の第2の絶縁膜を介して該第1の半導体領域を流れる電 流を制御するゲート電極とを有するトランジスタを少な くとも含む半導体装置であって、

該ソースおよびドレイン領域にはp型不純物元素が含ま れ、該ソースおよびドレイン領域の少なくとも一方の領 域に至るまでが前記第1の半導体領域よりも禁制帯幅の 小さい第2の半導体領域から成ることを特徴とする半導 体装置。

【請求項2】 第1の絶縁膜上に形成されたn型の第1 の半導体領域と、ソース領域と、ドレイン領域と、該第 1の半導体領域の上部に形成されたゲート絶縁膜を介し て該第1の半導体領域を流れる電流を制御するゲート電 極とを有するトランジスタを少なくとも含む半導体装置

該ソースおよびドレイン領域にはp型不純物元素が含ま れ、該ソースおよびドレイン領域の少なくとも一方の領 域の上部もしくは下部又は上部および下部の両方に前記 第1の半導体領域よりも禁制帯幅の小さい第2の半導体 領域が形成されたことを特徴とする半導体装置。

【請求項3】 前記第1の半導体領域はシリコン (S i)であり、前記第2の半導体領域は、格子定数が拡が る方向に歪を受けたSiであることを特徴とする請求項 1又は2記載の半導体装置。

【請求項4】 前記第1の半導体領域はシリコン (S i)であり、前記第2の半導体領域はSi<sub>x</sub> Ge<sub>1-x</sub> 又 はSi<sub>x</sub> Sn<sub>1-x</sub> であることを特徴とする請求項1又は 2記載の半導体装置。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は単体の絶縁ゲート型 半導体装置およびこれを含む集積回路(LSI)等の半 導体装置に係り、特に絶縁膜上に形成される絶縁ゲート 型半導体装置に関わる。

[0002]

【従来の技術】近年の256Mbダイナミックランダム アクセスメモリ(DRAM)技術等に見られる半導体集 積回路(LSI)の高集積化への進歩には著しいものが ある。しかし、DRAMを例に説明すると、集積度の進 展にともない、メモリセル面積は益々減少する傾向にあ り、アルファ線により引き起こされるいわゆるソフトエ ラーを防ぐためのセル容量の確保が難しくなっている。 DRAMのソフトエラー防止のためには図11に示すよ うな絶縁膜(SOI絶縁膜)202上の単結晶シリコン 膜165上に半導体素子を作る、いわゆるSOI (Si licon-On-Insulator) 構造が採用さ 50

れている。SOI素子は、微細かつ高速動作が可能であ り、高性能素子として有望である。SOI構造を用いれ ば、アルファ線により発生する電子・正孔対を、SOI 絶縁膜上の単結晶シリコン膜(以下、「SOI膜」とい う) 165内に制限することができるためソフトエラー 耐性は飛躍的に向上する。図11はnチャンネルSOI 素子であるが、このnチャンネルSOI素子は、図12 に示すように、チャンネル領域に蓄積された正孔 (ホー ル)による、いわゆる基板浮遊効果が生じるためドレイ 域の少なくとも一部又は全部あるいは一部チャンネル領 10 ン破壊電圧がバルクMOSFETに比して低いという欠 点がある。また従来のnチャンネルSOI素子は図13 に示すようにスイッチング動作における電流オーバーシ ュートなどの不安定性の問題もあり、実用上の大きな問 類になっている。

> 【0003】このような、nチャンネルSOI・素子に おける基板浮遊効果対策として、MOSFETのチャン ネル領域に対してバンドギャップ(禁制帯幅)Egの狭 い材料をソース領域に用いた構造が提案されている(特 開平1-255252号公報)。特開平1-25525 20 2号公報に開示されたMOSFETにおいてはソース領 域を構成する半導体材料のバンドギャップEgを狭める ことにより、基板浮遊効果の主原因となる、正孔のチャ ンネル内の蓄積が効果的に防止可能である。

【0004】Siをチャンネル領域とするMOSFET に対してバンドギャップの狭い材料として、最も代表的 なものは $Si_x Ge_{1-x}$  (0 < x < 1) であり、これを 用いたSOI・MOSFETの一つを図14 (a) に示 す。図14 (a) のnチャンネルSOI・MOSFET は台基板となるSi基板201の上に酸化膜等のSOI 30 絶縁膜202が形成されその上に活性層となるp型のS OI膜203が形成され、このSOI膜の一部にn+ソ ース/ドレイン領域206が形成されている。図14 (a) の特徴は、このn<sup>+</sup> ソース/ドレイン領域206 の内部にSi<sub>x</sub> Ge<sub>1-x</sub> 層207が形成されている点で ある。 n + ソース領域 2 0 6 と n + ドレイン領域 2 0 6 とに挾まれたp型SOI膜からなるチャンネル領域20 3の上部にはゲート酸化膜25が形成され、その上にた とえばポリシリコン等のゲート電極26が形成されてい る点は通常のnチャンネルMOSFETと同様である。 【0005】図14 (a) のnチャンネルSOI・MO

SFETのポテンシャルプロファイルを図14 (b) に 示す。このようなMOSFETでは、図14(b)に示 すように、ソース領域のバンドギャップを破線の位置ま で狭くすることができ、n<sup>+</sup>ソース領域内部へ流れる正 孔電流は、指数関数的に増大することが実験的に、ある いはシミュレーションにより明らかである。たとえばチ ャンネル長0.5μmのnチャンネルSOI・MOSF ETの電流電圧特性を図15に示す。図15に示す電流 電圧特性のうち実線はGe / T を加速電圧 $V_{ac} = 50$ kVにおいて、ドーズ量 $\Phi=3\times10^{16}$  c m<sup>-2</sup>でイオン

注入したSOI・MOSFETについて測定したものである。図15において破線で示すSiのみをソース/ドレイン領域とする(SiGe領域無しの)nチャンネルMOSFETに対し、実線で示すSiGe層をソース/ドレイン領域内部に有するnチャンネルMOSFETはドレイン破壊電圧が1V以上改善していることがわかる。

【0006】図14 (a) に断面構造を示したようなn チャンネルSOI・MOSFETは以下のような製造工 程で製造される。まず、SIMOX(Separati onby IMplanted OXygen) 法を用 いてSOI基板を作成する。すなわち、シリコン基板2 01に酸素イオンをイオン注入し、熱処理することによ り、上層のシリコン膜 (SOI膜) 203と下層のシリ コン基板201を分離するように、埋め込み酸化膜 (S O I 絶縁膜) 2 0 2 を形成する。そして、上層の S O I 膜203に対して隣接する素子間を電気的に分解するた めの、素子間分離領域となるフィールド酸化膜領域をS i3 N4 膜等を用いたLOCOS (Local Oxi dation of Silicon) 法等により形成 する(ただし、図14(a)においては、素子間分離領 域の図示を省略しているが、図示部分からはずれた両側 の位置にあることは容易に理解されるであろう)。続い て、LOCOS法に用いたSi3 N4 膜等を除去し、フ ィールド酸化膜領域に囲まれた素子形成領域(活性領 域) 203の表面を露出させ、その露出した活性領域 (SOI膜) 203の表面に熱酸化法等によりゲート酸 化膜25を形成する。そしてこの後、この上にLPCV D (Low Pressure Chemical V apour Deposition) 法等によるポリシ リコン膜26の形成を行う。そして、フォト・リソグラ フィー工程により、レジストパターンをポリシリコン膜 26のゲート電極予定領域部分の上部のみに形成し、こ のレジストパターンをマスクとしてRIE (React ive Ion Etchin) 法等により、ポリシリ コンゲート電極26、及びゲート酸化膜25を形成す る。そして、n+ソース/ドレイン領域206形成のた めのAs等のn型不純物イオンをポリシリコンゲート電 極26を用いて自己整合的にイオン注入し、熱処理す る。続いて、このソース/ドレイン領域206にGeを イオン注入し、熱処理を施し、ソース/ドレイン領域2 06の内部にSiGe層207を形成すれば、図14 (a) に示すような、nチャンネルSOI・MOSFE Tが完成する。実際にはこの後、さらに酸化膜、PSG 膜、BPSG膜等の層間絶縁膜を表面に堆積し、この層 間絶縁膜中に電極コンタクト用の開口 (コンタクトホー ル)を形成し、ソース/ドレイン金属電極配線等のメタ ライゼーション工程を行うのであるが、ここでは図示を 省略する。

[0007]

【発明が解決しようとする課題】一方、pチャンネルS OI・MOSFETについては最近までドレイン破壊電 圧が高いなどの事のため基板浮遊効果は大きな注目を集 めていなかった。ドレイン破壊電圧が高いのはpチャン ネルSOI・MOSFETの電流駆動力がnチャンネル SOI・MOSFETのそれに比べ小さく、かつドレイ ン近傍の電界による正孔の電子に対するインパクトイオ ン化率が小さいことのためである。しかしながら本発明 の発明者による詳細な実験により、ゲート長 0. 5 μm 10 以下の素子等を用いたLSIパターンの微細化に伴い、 pチャンネルSOI・MOSFETにおいてもその電流 駆動力が高まり、ドレイン近傍の電界の上昇が起こり、 もはや基板浮遊効果は無視できなくなってきている事が 次第に明らかになってきた。例えば図16(a)に示す ようにpチャンネルSOI・MOSFETでもId-V d 静特性中のキンクが見られること、あるいは、図16 (b) に示すような5極管領域でのしきい値係数の異常 な減少が現れることが明らかになってきた。これらの異 常な特性はnチャンネルSOI・MOSFETの場合と 20 同様、たとえばアナログ回路での出力波の"ひずみ"を 形成する原因となるし、5極管領域でのしきい値の低下 を引き起こす。さらに図17(a)に示す様な、バルク MOSFET(破線)に比してドレイン耐圧の低下した pチャンネルSOI・MOSFET (実線) を例えば図 17(b)に示すようなCMOSインバータ回路に用い た場合においては入力を高レベル(High)にしても 出力が低レベル(Low)にならず出力がフルスイング しないという問題を起こす。

【0008】以上述べた問題点を鑑み本発明の目的は、 30 ゲート長0.5μm以下の微細化された構造において無 視できなくなってきているpチャンネルSOI・MOS FETを含むpMOSLSIやCMOSLSI等の半導 体装置の基板浮遊効果を抑制することが可能な新規な構 造、を提供することである。

#### [0009]

【課題を解決するための手段】上記目的を達成するために、本発明は第1の絶縁膜上に形成された n型の第1の半導体領域と、ソース領域と、ドレイン領域と、該第1の半導体領域の上部に形成されたゲート絶縁膜としての第2の絶縁膜を介して該第1の半導体領域を流れる電流を制御するゲート電極とを有するトランジスタを少なくとも含む半導体装置であって、該ソースおよびドレイン領域には p型不純物元素が含まれ、該ソースおよびドレイン領域の少なくとも一方の領域の少なくとも一部又は全部あるいは一部チャンネル領域に至るまでが前記第1の半導体領域よりも禁制帯幅(バンドギャップ)Egの小さい第2の半導体領域から成ることを第1の特徴とする。

【0010】さらに上記目的を達成するために、本発明 50 は第1の絶縁膜上に形成されたn型の第1の半導体領域

40

と、ソース領域と、ドレイン領域と、該第1の半導体領 域の上部に形成されたゲート絶縁膜を介して該第1の半 導体領域を流れる電流を制御するゲート電極とを有する トランジスタを少なくとも含む半導体装置であって、該 ソースおよびドレイン領域には p型不純物元素が含ま れ、該ソースおよびドレイン領域の少なくとも一方の領 域の上部もしくは下部又は上部および下部の両方に前記 第1の半導体領域よりも禁制帯幅Egの小さい第2の半

【0011】このバンドギャップEgの小さな第2の半 導体領域としては第1の半導体領域をSiとした場合に はSi系の材料が好ましく、具体的にはSi、G e<sub>1-x</sub>, Si<sub>x</sub> Sn<sub>1-x</sub> が好ましい。

導体領域が形成されたことを第2の特徴とする。

【0012】また、第2の半導体領域としては、格子定 数が大きくなる方向に歪を内含するSiでもよい。これ らの材料の形成方法としてはGeあるいはSnのSi中 へのイオン注入、SiGe層(SiGeのかわりにSi Sn層等でもよい)のSi上への選択CVD、歪を受け ない(格子定数の変化のない)SiGe層(あるいはS i Sn層)の形成とその上へのSiの結晶成長、CaF 2 層とCaSrF<sub>2</sub> 層上へのSiの結晶成長等を行えば よい。

【0013】図5に示すSiGe層238, 239のC VDによる場合はSi等からなる第1の半導体領域のp <sup>+</sup> ソース/ドレイン領域312,313の上部に禁制帯 幅Eの小さい第2の半導体領域238,239が形成 されたことになる。また、図7に示すSiGe層44の 上にSi層45aを成長した場合にはp+ ソース領域4 09の下部に第2の半導体領域が形成され、さらにp+ ソース領域自身も歪を受けてバンドギャップEgが小さ くなっている。

【0014】図1(a)は最も基本的な例として、p+ ソース領域の全部をSiGe層で形成し、p  $^+$  ソース領 域のみのバンドギャップEgを一様に狭めた場合のバン ド図を示すものである。Siに対しSi<sub>x</sub> Ge<sub>1-x</sub> はΔ Eνだけバンドギャップが狭いために価電子帯側にΔE v のバンドの不連続性を持つことになる。この不連続性 によりチャンネル部に溜った電子のソース方向への流入 に対するエネルギー障壁  $\phi_1$  が図 1 (a) に示す様に減 少する。このことによりチャンネル部に蓄積された電子 のp<sup>+</sup> ソース領域への流入は促進され、基板浮遊効果は 抑制される。理論上は図1 (a) のようにヘテロ接合界 面とp<sup>+</sup> ソース領域端が一致することが望ましいのであ るが製造技術上からは、図1 (b) のようになることも 考えられる。つまり、図1(b)は p + ソース領域の一 部がSiGe層の場合、すなわち、SiGe/Siヘテ ロ接合界面が p + ソース領域中にある場合のバンド図を 示すものである。この場合 p + ソース領域中に S i が存 在する分だけチャンネルに溜った電子に対する障壁が高 くなるが、このSi部は10nm以下の極めて薄い層と 50

しておけばトンネル電流が流れることによりチャンネル に蓄積された電子はp<sup>+</sup> ソース領域に吸い出される。S i 部の厚みを10 nm以下の精度で製造することは熱処 理条件等の選定で比較的容易に制御できる。 さらにSi x Ge<sub>1-x</sub> 中でのキャリヤの再結合速度の増加によるチ ャンネル部からの電子の吸い出しの促進も起こるため、

図1(b)に示すSi部分がp+ ソース領域に存在する 構造でもpチャンネルSOI・MOSFETの基板浮遊 効果抑制が可能であるのである。ただし、この際図1

(b) に示したA部はトランジスタ電流である正孔の流 れを抑制する方向に働くために p + ソース領域 p 型の不 純物密度(n SiGeおよびnsi)はできるだけ高くしてこ こでの正孔の流れが滞らないようにするのがよい。

【0015】一方チャンネルに溜った電子のソースへの 引き抜きという観点からいうとSiGe部の不純物密度 n SiGe に対し、p + ソース領域のSi部の不純物密度n s iを低くすれば、図1 (c) に示す様なパンド図とな り電子に対する障壁は $\Delta \, { extstyle E} \, { extstyle v}$  よりも小さな値 $\Delta \, { extstyle E} \, (< \Delta \,$ E v) とすることができるので、図1 (b) の場合より も効果的である。また図1 (a) よりも $Si_x$   $Ge_{1-x}$ がチャンネル側に入った構造でもよく、この場合も、上 述のような電子のソース中への引き抜き効果が生じる。 [0016]

【発明の実施の形態】図2 (a) は本発明の第1の実施 の形態に係るpチャンネルSOI・MOSFETの断面 構造を示す。図2(a)において台基板となるn型(1 00)シリコン基板21の上部に第1の絶縁膜(SOI 絶縁膜)となる埋め込み酸化膜202を介してn型の第 1の半導体領域となるn型SOI膜23が形成されてい る。そしてn型SOI膜23はSOI膜23の表面から 埋め込み酸化膜202に達するまで深く形成された熱酸 化膜24により素子分離がなされている。そしてこの素 子分離されたn型SOI膜23の領域を活性領域とし て、この活性領域の内部にp+ ソース領域216および p + ドレイン領域 2 2 6 が、その底部を埋め込み酸化膜 202に接するように形成されている。 p + ソース領域 216およびp+ ドレイン領域226の内部には、ボロ ン (B) を含むシリコンゲルマ (SiGe) 領域 21 7, 227が形成され、このSiGe領域217, 22 7の上部には、酸化膜 (SiO<sub>2</sub> 膜)、PSG膜、BP SG膜等の層間絶縁膜211が形成され、この層間絶縁 膜211中に形成されたコンタクトホールを介してソー ス金属電極218およびドレイン金属電極228が形成 されている。図2(a)は便宜上、誇張した模式断面図 であり、実際はSiGe領域217, 227からはみ出 したp<sup>+</sup> ソース/ドレイン領域216, 226は10n m以下の薄い領域である。またp<sup>+</sup> ソース領域216お よびp + ドレイン領域226に挟まれたチャンネル領域 23の上部には第2の絶縁膜となるゲート酸化膜25を 介して、ポリシリコン等のゲート電極26が形成されて

いる。ポリシリコンゲート電極26の表面には後酸化膜 と称せられる薄い酸化膜27が形成されている。p+ ソ ース領域216、p+ ドレイン領域226は、たとえば ボロン (B) 等のp型不純物元素を6×10<sup>18</sup>~6×1  $0^{20}\,\mathrm{cm}^{-3}$ 程度の高不純物密度にドープした領域であ

【0017】図2(b)は本発明の第1の実施例に係る 単体のpチャンネルSOI・MOSFETのドレイン電 流(Id)-ドレイン電圧(Vd)特性を参考例と比較 して示す図である。図2 (b) に示す I d-V d 特性は 10 ゲート長L=0.  $4 \mu m$ 、ゲート幅W=100 $\mu m$ のp チャンネルSOI・MOSFETについてのものであ り、実線はGe<sup>+</sup> イオンを25KeVでドーズ量3×1 0<sup>16</sup>cm<sup>-2</sup>で打ち込みp<sup>+</sup> - SiGe領域217、22 7を形成した単体素子の特性であり、破線は対応するp + - SiGe領域を有しない単体素子(参考例)の特性 である。p + - SiGe領域217, 227を有するこ とにより、チャンネル部に蓄積された電子の p + ソース 領域への流入が促進され、ドレイン破壊電圧が1 V以上 改善していることがわかる。

【0018】図2(a)に示したpチャンネルSOI・ MOSFETは図3 (a) ~図3 (d) に示す方法によ って製造できる。

【0019】(イ)まず、n型(100)のSi基板2 1に酸素を加速電圧180KeV、ドーズ量2×12<sup>18</sup> cm<sup>-2</sup>で注入し、1300℃で5時間熱処理するいわゆ るSIMOX法により、シリコン表面から深さ200n mの所に厚さ100nmの埋め込み酸化膜(SOI酸化 膜)202を形成する。このときSOI酸化膜202の 上部には単結晶シリコン膜(SOI膜)23が約200 nm形成される。次にSOI膜23の表面を熱酸化し、 この酸化膜をNH4 F溶液等でエッチング除去すること により、SOI膜23を100nm厚さまで薄くする。

【0020】 (ロ) 次にLOCOS法等の選択酸化技術 により、素子分離膜24を形成し、隣接する素子間を電 気的に分離する。次にゲート酸化膜25を5nmの厚さ に形成し、ボロン (B) を 10<sup>20</sup> c m<sup>-3</sup>ドープした多結 晶Si(ポリシリコン)26を200nm程度の厚さに CVD法により堆積し、フォトリソグラフィ工程を用い て図3 (a) に示す形状にゲート電極26として加工す 40 い。またGe+イオンをよりチャンネルに近い所へ入射 る。たとえばゲート長L=0.4μm、ゲート幅W=1 0 μ m の寸法にゲート電極を加工する。次に全面を酸化 し、厚さ5nmの後酸化膜27を多結晶Si表面(上面 および側面) に形成する。

【0021】 (ハ) 次に図3 (b) に示すように、Ge を加速電圧30KeV、ドーズ量1-3×10<sup>16</sup>cm<sup>-2</sup> でイオン注入し、Geをピーク濃度で約10~30%含 有するSi層 (Si<sub>0.9</sub> Ge<sub>0.1</sub> ~Si<sub>0.7</sub> Ge 0.3 層) 28を形成する。

し、その後全面エッチングする事により図3 (c) に示 すように多結晶シリコンゲート電極の側壁に側壁SiN 膜29を形成する。さらにBF2 + を加速電圧20Ke V、ドーズ量3 imes 1 0  $^{15}$  c m $^{-2}$ でイオン注入し、その後 850℃で窒素雰囲気中30分のアニールをする事によ り、SiGeのp<sup>+</sup>層217,227およびSiのp<sup>+</sup> 層216,226を形成する。

【0023】(ホ)さらに全面にCVD法等によりSi O<sub>2</sub> 膜、PSG膜、BPSG膜等の層間絶縁膜211を 300 n m 堆積し、この層間絶縁膜211中の所定の部 分にコンタクト用孔を開け、配線材、例えばSi, Cu 含有のAl(Al-Si,Al-Cu-Si)等を全面 に400nm堆積、加工する事により図3 (d) に示す ようにソース金属電極218およびドレイン金属電極2 28を形成すれば、本発明の第1の実施の形態の p チャ ンネルSOI・MOSFETが完成する。

【0024】図2に示した構造例では、ソース領域が全 TSiGeになっておらず、ヘテロ接合界面がp+yー ス領域の内部にあるが、図1(a)~(c)を用いて前 20 述の通りp<sup>+</sup> ソース領域端とヘテロ接合界面は一致する ことが好ましい。しかし、必ずしもソース領域全てがS i G e である必要はなく、図1 (b), (c) のように チャンネル領域に接しているソース部は高々10nm程 度のp + - S i 領域216が残る構造であってもかまわ ない。 $p^+ - Si$  部分の厚みは $p^+$  ソース/ドレイン領 域用のBF2 + イオン注入の後における850~900 ℃程度でのアニール時間の調整で制御することができ る。何となればこの温度程度の拡散条件ではGeのSi 中の拡散は無視できる程度に小さいからである。また、 さらにアニール時間を調整すればp+ ソース領域端とへ テロ接合界面とを一致させ図1 (a) に示すようなポテ ンシャルプロファイルを得ることもできる。この様なB の拡散を促進するアニールによって図1 (c) の様なソ ースSi部の不純物密度nSiがソースSiGe部の不 純物密度n<sub>SiGe</sub>よりも低くなる形を実現することも容易 にできる。また本実施の形態ではGeイオンをSi基板 に対し、垂直に入射(イオン注入)させたが、Ge+イ オンのチャネリングを防止するため僅かな傾斜角 (例え ば7°)を持たせてヘテロ界面の位置を制御してもよ

入) による40°程度傾けた注入を行ってもよい。 【0025】また、本発明の第1の実施の形態ではSi Geをバンドギャップの狭い材料として用いているが、 SiGeに限られず、Si系のSiよりもバンドギャッ プの狭い他の材料を用いてもよい。例えばSnとSiの 合金でもよい。

させるため、いわゆる回転イオン注入(斜めイオン注

【0026】p+ 層形成のための不純物を上記述ではボ ロン(B)としているが、インジウム(In)あるいは 【0022】 (二) 次に全面にSiN膜を20nm堆積 50 ガリウム (Ga) 等の他のIII 族の不純物を用いてもよ

20

40

い。上記の説明においてはSALICIDE(Self Aligned Silicide) 構造にしていな いが、寄生抵抗の低減化が必要な場合には当然SALI CIDE構造も適用可能である。また図2(a)に示し た構造ではp<sup>+</sup> ソース/ドレイン領域の両方がSiGe になっているが、本発明の効果はソース部のみをSiG eにしても失われない。またチャンネル中にSiGeが 入り込んでしまっても本発明の効果は失われない。この 際のバンド図は図1(a)に近いものであり価電子帯中 ΔEνのバンド不連続点が少しチャンネル側に移動する 10 る。

【0027】ゲートの多結晶Siはボロン(B)ドープ のp型ドープド・ポリシリコンのものについて記述して いるが、リン(P)ドープ等のn型ドープド・ポリシリ コンでもよく、またポリサイド(多結晶Siとシリサイ ドの2層構造)でもよい。また、W、Ti、Mo等の高 融点金属、その他の金属をゲート材料に用いてもよい。 【0028】図4は本発明の第2の実施の形態に係るp チャンネルSOI・MOSFETの断面構造を示す。図 4においてn型(100)シリコン基板21の上部に第 1の絶縁膜となる埋め込み酸化膜202を介してn型の 第1の半導体領域となるn型SOI膜23が形成されて いる。そしてn型SOI膜23はSOI膜203の表面 から埋め込み酸化膜202に達するまで深く形成された 熱酸化膜24により素子分離がなされている。そしてこ の素子分離されたSOI膜23の領域を活性領域とし て、この活性領域の内部にp<sup>+</sup> ソース領域312および p<sup>+</sup> ドレイン領域313が、その底部を埋め込み酸化膜 202に接するように形成されている。 p + ソース領域 312およびp<sup>+</sup> ドレイン領域313の上部には、第2 の半導体領域となるボロン (B) を含む p + - S i G e 領域238, 239が形成されている。SiGe領域2 38,239の上部には層間絶縁膜211が形成され、 SiGe領域238,239に対し、層間絶縁膜211 中に形成されたコンタクトホールを介してソース金属電 極218およびドレイン金属電極228が形成されてい る。また、p<sup>+</sup> ソース領域312およびp<sup>+</sup> ドレイン領 域313に挾まれた第1の半導体領域から成るチャンネ ル領域23の上部にはゲート酸化膜 (ゲート絶縁膜) 2 5を介して、ポリシリコン等のゲート電極26が形成さ れている。ポリシリコンゲート電極26の表面には後酸 化膜と称せられる薄い酸化膜27が形成されている。 p <sup>+</sup> ソース領域312、p<sup>+</sup> ドレイン領域313は、たと えばボロン (B) 等のp型不純物を6×10<sup>18</sup>~1×1  $0^{20}\,\mathrm{c}\,\mathrm{m}^{-3}$ 程度の髙不純物密度にドープした領域であ る。

【0029】本発明の第2の実施の形態に係るpチャン ネルSOI・MOSFETは図5(a)~(c)に示す ような製造方法により製造することができる。

【0030】 (イ) SIMOX法等によるSOI基板

(SIMOX-SOI基板)を用いること、およびこの SIMOX-SOI基板に対し、LOCOS法を用いた 素子分離後、ゲート酸化し、Bドープの多結晶Si膜2 6をゲート電極として加工し、全面を酸化雰囲気中で熱 処理し後酸化膜27を形成するところまでは本発明の第 1の実施の形態と同様である。

10

【0031】次に全面にSiN膜を20nmの厚さに堆 積し、全面エッチバックをかけるとゲート電極の側壁に 図5 (a) に示すように側壁SiN膜29が形成され

【0032】 (ロ) 次にSiH<sub>4</sub> ガスとGeH<sub>4</sub> ガスの 反応を用いたCVD法によりn型SOI膜の露出した部 分のSi表面に図5(b)に示すように選択的にSiG e層238, 239を100nmの厚さで堆積する。次 にB<sup>+</sup> を30KeVで3×10<sup>15</sup>cm<sup>-2</sup>イオン注入す

【0033】 (ハ) 続いて基板温度850℃、窒素雰囲 気中で、30分のアニールをする事により、SiGe層 239を含めその下のSiもp+層にしp+-SiGe 領域238,  $239p^+$  ソース領域312、 $p^+$  ドレイ ン領域313を形成する。さらに図5 (c) に示すよう に全面にCVD法等によりSiO2 膜等の層間絶縁膜2 11を300nmの厚さに堆積し、この層間絶縁膜21 1中にコンタクト孔を開け、配線材、例えばSi, Cu 含有のA1を全面に400nm堆積,加工しソース金属 電極218、ドレイン金属電極228を形成すれば本発 明の第2の実施の形態のpチャンネルSOI・MOSF ETが完成する。

【0034】本発明の第2の実施の形態ではn型SOI 30 膜23の上に、CVDによりSiGe層238, 239 を形成しているため p + ソース/ドレイン領域のうちチ ャンネルに近い部分はSiになっておりバンド図として は図1 (b) や (c) と同じものとなる。このSiGe 端とチャンネル領域の間のSi領域の寸法(距離)は本 発明の第2の実施の形態の場合には主にゲート側壁29 の厚みおよびSOI膜23の厚みにより調整される。

【0035】本発明の第2の実施の形態の変形例として は図6に示すようにゲート電極26の側壁部に側壁Si N膜がない構造である。図6の構造は後酸化膜27の形 成後に全面エッチバックを行い、n型SOI膜23上の それのみを除去した後、選択CVDによりSiGe層2 38, 239を100nmの厚さで形成し、その後B+ のイオン注入を行い、SiGe層238, 239とその 下のn型SOI膜23をp<sup>+</sup>層にし、p<sup>+</sup>-SiGeソ ース領域238, p <sup>+</sup> ーSiGeドレイン領域239, p<sup>+</sup> - S i ソース領域 3 1 2 、p<sup>+</sup> - S i ドレイン領域 313を形成する。その後の工程は上記と同じである。 【0036】上記本発明の第2の実施の形態の製造方法 の説明ではB<sup>+</sup> のイオン注入を用いた場合について説明 50 したが、BF $_2$  + のような化合物分子のイオンによるイ

オン注入を用いてもよいし、 $In^+$  や $Ga^+$  をその代りにイオン注入し $p^+$  層を形成してもよい。また、SAL ICIDE構造を適用することも可能である。さらに上記ではB等のp型不純物の導入はSiGe 層 238, 239 の堆積後に行っているが、あらかじめn型SOI 膜 23 中にイオン注入等によりp型不純物を導入しておいてからSiGe 層 238, 239 を堆積し、その後さらにSiGe 層 238, 239 中にp型の不純物の導入を行ってもよいし、CVD ガス中に $BH_3$ ,  $B_2H_6$  などのガスを導入してSiGe 堆積と同時に $p^+$  化を行ってもよい。バンドギャップの狭い半導体は $Si_XGe_{1-X}$ でなくともよく、 $Si_XSn_{1-X}$ , Ge 等を用いてもよい。

【0037】図7は本発明の第3の実施の形態に係るp チャンネルSOI・MOSFETの断面構造を示す。図 7においてn型(100)シリコン基板21の上部に第 1の絶縁膜となる埋め込み酸化膜202を介してn型S OI膜231が形成されている。そしてn型SOI膜2 31の一部の上部には第2の半導体領域となるシリコン ゲルマ (SiGe) 膜44が形成され、SiGe膜44 の上、およびSiGe膜44が形成されていないn型S OI膜231の上部には第1の半導体領域となるn型シ リコン (Si) 膜45が形成されている。n型Si膜4 5の表面から、n型SOI膜231に達するまでSiO 🤈 膜等の素子分離絶縁膜24が形成されている。素子分 離絶縁膜24はn型SOI膜231の表面からさらに埋 め込み酸化膜202に達するまで深く形成してもよい。 そしてこの素子分離されたn型Si膜45の領域を活性 領域として、この活性領域の内部にp+ ソース領域40 9および $p^+$ ドレイン領域226が形成され $p^+$ ソース 30 領域409はその底部をSiGe膜44に、p+ ドレイ ン領域410はその底部を埋め込み酸化膜202に接す るように形成されている。この p <sup>+</sup> ソース領域409、 p + ドレイン領域410に対し、層間絶縁膜211中に 形成されたコンタクトホールを介してソース金属電極2 18およびドレイン金属電極228が形成されている。 またp<sup>+</sup> ソース領域409およびp<sup>+</sup> ドレイン領域41 0の間のチャンネル領域となるn型Si膜45の上部に はゲート絶縁膜(ゲート酸化膜) 25を介して、ポリシ リコン等のゲート電極26が形成されている。p<sup>+</sup> ソー 40 ス領域409、p + ドレイン領域410は、たとえばボ ロン (B) 等のp型不純物元素を6×10<sup>18</sup>~1×10  $^{20}\,\mathrm{c}\;\mathrm{m}^{-3}$ 程度の髙不純物密度にドープした領域である。 【0038】本発明の第3の実施の形態によれば、p+ ソース領域409となるSi層がSiよりも格子定数が 大きいSiGe層44の上に形成され、歪みシリコン膜 となっている。p + ソース領域409が歪みシリコンに より形成されていることにより、通常のシリコン系のM OSFETの場合に比べて、やはりソースのバンドギャ

化する)、その結果、チャンネルからソース方向への電子の流れを大幅に促進できる。

12

【0039】本発明の第3の実施の形態のp チャンネル SOI・MOSFETは図8 (a)  $\sim$  (f) に示す方法 によって製造できる。すなわち、

(イ) n型 (100) シリコン基板 21に酸素イオンを加速電圧 180 KeV、ドーズ量  $2\times10^{18}$  cm $^{-2}$  の条件で注入した後、1300 C、5 時間の熱処理を行うことにより、図 8 (a) に示すように、表面から深さ 200 n mの部分に厚さ 100 n mの埋め込み酸化膜(SOI酸化膜) 202 を形成するとともに、基板表面に n型のSOI膜 231 を形成する。なお、ここでは、SOI基板の形成方法として SIMOX 法を例にあげたが、貼り合わせ法(Silicon Direct Bonding: SDB法)を用いても良い(他の実施形態の場合についても同様である)。次に、n型のSOI 膜 2310 の表面を熱酸化した後、 $NH_4$  F溶液によりこの酸化膜部分をエッチング除去するという工程を繰り返して、n型SOI 膜 231を 10 n m 300 m 3

20 【0040】(ロ) 次に図8(b) に示すように、n型 SOI膜231上に例えばGe 濃度50%の厚さ30 n mのSiGe 膜44をCVD法により形成する。このとき、Ge 濃度が高いため、SiGe 膜44はその臨界膜 厚を越えて成長する。したがって、Si<sub>x</sub>Ge<sub>1-x</sub>(0 < x < 1) 膜44は、下地のn型SOI膜231のSi の格子定数と整合することはなく、Si<sub>x</sub>Ge<sub>1-x</sub>本来の格子定数をもって成長する。次に図8(c)に示すように、フォトリソグラフィおよびRIEを用いて、Si Ge 膜44をp<sup>+</sup>ソース領域となる領域のSOI膜23301上のみに残置させる。

【0041】 (二) 次に図8 (d) に示すように、原料として $SiH_4$  を用いた成膜温度550 でのCVD法により、全面に厚さ80nmon型シリコン (Si) 膜45,45a を形成する。このとき、n型Si 膜45,45a のうちSiGe 膜44上の部分45a は広がり歪みを受け、 $Si_X$   $Ge_{1-X}$  の格子定数をもって成長し、歪みn型Si 膜となる。他の部分はその下地がn2SOI 膜231なので歪みを受けず、Si 本来の格子定数をもって成長し、無歪みOn2Si 膜45となる。

リコン等のゲート電極26が形成されている。 $p^+$  ソー ス領域409、 $p^+$  ドレイン領域410は、たとえばボロン (B) 等のp型不純物元素を $6\times10^{18}\sim1\times10^{20}$  cm $^{-3}$ 程度の高不純物密度にドープした領域である。 【0038】本発明の第3の実施の形態によれば、 $p^+$  ソース領域409となるSi 層がSi よりも格子定数が大きいSi Ge 層44 の上に形成され、歪みシリコン院となっている。 $p^+$  ソース領域409が歪みシリコンにより形成されていることにより、通常のシリコン系のMOSFETの場合に比べて、やはりソースのバンドギャップEgが狭化し(たとえば $\Delta$ Eg=0. 2e V程度狭 50 【0042】(ホ)次に図8(e)に示すように、CMP(0 に示すように、CMP(0 に示すように、CMP(0 に示すように、CMP(0 に示すように、CMP(0 に示すように、CMP(0 に示すように、CMP(0 にいますとうにより、個にいますとは、0 にいますとい。 は 0 にいますといる。 は 0 にいますといるでは、0 にいますといるのでは、0 にいますといるでは、0 に

おけるマスク合わせ用の基準等として用いてもよい。次 に図8(e)に示すように、上記ドープド・ポリシリコ ン膜26、上記シリコン酸化膜25をパターンニングし て、ゲート電極26、ゲート酸化膜25を形成する。こ のとき、歪みn型Si膜45aと無歪み部分のn型Si 膜45との界面が図8(e)に示すようにゲート電極2 6端の直下にくるようにすることが最も好ましい。ただ し、上記界面はチャンネルに入り込んでも良いし、また 上記界面はゲート電極26端よりもチャンネルから離れ たところにあっても良い。次に図8(e)に示すよう に、ゲート電極26をマスクとして、BF2イオンを加 速電圧30KeV、ドーズ量5×10<sup>15</sup>cm<sup>-2</sup>の条件で イオン注入した後、850℃、30分の熱処理を行っ て、p<sup>+</sup> ソース領域409、p<sup>+</sup> ドレイン領域410を 形成する。このとき、p<sup>+</sup> ソース領域と無歪み部分のn 型Si膜45とのpn接合は、歪みp型シリコン膜45 aと無歪み部分のp型シリコン膜45との界面に一致す ることが最も好ましいが、上記pn接合は上記界面と一 致していなくても良い。

【0043】 (へ) 最後に、図8 (f) に示すように、全面に厚さ400nmの層間絶縁膜としての $SiO_2$  膜211を形成した後、この $SiO_2$  膜211にコンタクトホールを開孔して、ソース金属電極218、ドレイン金属電極228を形成し、さらにゲート配線(不図示)を形成して完成する。

【0044】本発明の第3の実施の形態の場合にはSiGe層44とp+ 歪シリコン層409という2つの狭パンドギャップ材料を同時にp+ ソース領域として形成しているため上述の電子の流れはさらに促進されpチャンネルSOI・MOSFETの基板浮遊効果抑制に非常に有効である。

【0045】SiGe層44の代りにSiSn層等他の Siより格子定数が大きく、Siより禁制帯幅の小さな 狭バンドギャップ材料を用いてもよい。

【0046】図9は本発明の第4の実施の形態に係るp チャンネルSOI・MOSFETの断面構造を示す。図 9においてn型(100)シリコン基板21の上部に第 1の絶縁膜となる埋め込み絶縁膜251を介してn型S OI膜255が形成されている。埋め込み絶縁膜251 としてはSiとほぼ格子定数の等しいCaF<sub>2</sub> 膜が用い られ、その一部が $Ca_{1-x} Sr_x F_2$  (0 < x < 1) 膜 252になっている。したがって $Ca_{1-x}$   $Sr_x$   $F_2$  膜 252の上部のn型の第1の半導体領域 (n型SOI 膜)255は歪Si膜となりバンドギャップが狭化して いる。そしてこのバンドギャップが狭化したSOI膜2 55の部分をp<sup>+</sup> ソース領域 259、p<sup>+</sup>ドレイン領域 260とし、無歪み部分のn型SOI膜255をチャン ネル領域としている。そして歪Si膜部分を含んだSO I 膜255はSOI膜255の表面から埋め込み絶縁膜 252に達するまで深く形成された熱酸化膜24により

素子分離がなされている。そしてこの素子分離された歪みおよび無歪みのSOI膜255の領域を活性領域として、この活性領域の内部に歪Si膜のみからなるp<sup>+</sup>ソース領域259およびp<sup>+</sup> ドレイン領域260が、その底部を埋め込み絶縁膜252に接するように形成されていることになる。p<sup>+</sup> ソース領域259およびp<sup>+</sup> ドレイン領域260に対し、層間絶縁膜211中に形成されたコンタクトホールを介してソース金属電極218およびドレイン金属電極228が形成されている。またp<sup>+</sup> ソース領域259およびp<sup>+</sup> ドレイン領域260の間の無歪Si膜であるチャンネル領域255の上部にはゲート酸化膜25を介して、ポリシリコン等のゲート電極2

14

【0047】本発明の第4の実施の形態に係るp チャンネルSOI・MOSFETは図 $10(a) \sim (c)$  に示す方法により製造することができる。

6が形成されている。

【0048】(イ)まず、図10(a)に示すように、シリコン基板21上にCaF2膜251、n型SOI膜255を気相エピタキシャル成長法やMBE(Mole cular Bean Epitaxy)法等により順次形成する。次に図10(a)に示すように、素子分離絶縁膜24を形成した後、n型SOI膜255上にゲート酸化膜25、ゲート電極26を形成する。n型SOI膜255の厚さは、たとえば30nmとする。

【0049】(ロ)次に図10(b)に示すように、ゲート電極26をマスクとしてSr<sup>+</sup>イオンをCaF<sub>2</sub>膜251にn型SOI膜255を貫通するように加速電圧80KeV,ドーズ量1×10<sup>17</sup>cm<sup>-2</sup>でイオン注入する。その後、熱処理を行うことにより、CaF<sub>2</sub>膜52の一部をCa<sub>1-x</sub>Sr<sub>x</sub>F<sub>2</sub>(0<x<1)膜252に変化させ、同時に歪みn型SOI膜255aを自己整合的に形成する。これにより、最も好ましい形態である歪みn型SOI膜255aと無歪み部分のn型SOI膜255との界面がゲート端に一致した構造を容易に形成できるようになる。

【0050】 (ハ) 次に図10 (c) に示すように、ゲート電極26をマスクとして $B^+$  や $^{49}$  BF $_2^-$  + 等のp型不純物イオンを歪みn型SOI膜255aに注入した後、熱処理を行うことにより、 $p^+$  ソース領域259、 $p^+$  ドレイン領域260を形成する。この後の工程は第1~第3の実施の形態と同様であり、全面にCVD法等によりSiO $_2$  膜やPSG膜等の層間絶縁膜211を形成し、この層間絶縁膜中のコンタクトホールを介してソース金属電極218、ドレイン金属電極228を形成すれば、図9に示す本発明の第4の実施の形態の $_1$  チャンネルSOI・MOSFETが完成する。

【0051】以上の本発明の第1~第4の実施の形態に おいては、pチャンネルMOSFETについてのみ述べ たが、本発明は以上のpチャンネルMOSFETのみを 50 用いる半導体装置に限られるものではない。本発明の実 15

施に当ってはpチャンネルMOSFETのみ用いるLS Iだけでなく、nチャンネルMOSFETも混在するC MOS・LSI等の回路についても本発明を用いること ができる。

【0052】なお、本発明によればソース部あるいはソ ース/ドレイン部のバンドギャップが狭い事により配線 材とのコンタクト部において配線材のフェルミ準位から p + 半導体の価電子帯間のエネルギー差 (いわゆるショ ットキー障壁)が減少し、コンタクト抵抗が低くなる。 gmが増大し、高速動作が可能となる。

【0053】またソース・ドレイン領域の上部及び下部 にバンドギャップの狭い材料層を形成してもよい。その 他、本発明は上記実施の形態に限らず、種々変形して実 施することが可能である。

### [0054]

【発明の効果】以上述べたように本発明によれば、微細 化に伴うSOI構造を有したpチャンネルMOSFET の基板浮遊効果を抑制する事ができる。

#### 【図面の簡単な説明】

【図1】本発明の原理を説明するためのバンド図であ

【図2】図2 (a) は発明の第1の実施の形態に係るp チャンネルSOI・MOSFETの断面図で、図2

(b) はその静特性を示す図である。

【図3】本発明の第1の実施の形態に係る p チャンネル SOI・MOSFETの製造工程を説明するための断面 図である。

【図4】本発明の第2の実施の形態に係る p チャンネル SOI・MOSFETの断面図である。

【図5】本発明の第2の実施の形態に係るpチャンネル SOI・MOSFETの製造工程を説明するための断面 図である。

【図6】本発明の第2の実施の形態の変形例に係るpチ ャンネルSOI・MOSFETの断面図である。

【図7】本発明の第3の実施の形態に係るpチャンネル SOI・MOSFETの断面図である。

【図8】本発明の第3の実施の形態に係る p チャンネル SOI・MOSFETの製造工程を説明するための断面 図である。

【図9】本発明の第4の実施の形態に係る p チャンネル SOI・MOSFETの断面図である。

【図10】本発明の第4の実施の形態に係る p チャンネ ルSOI・MOSFETの製造工程を説明するための断 面図である。

【図11】従来のnチャンネルSOI・MOSFETの

構造の一例である。

【図12】nチャンネルSOI・MOSFETとnチャ ンネルバルクMOSFETのドレイン耐圧を比較するた めの図である。

16

【図13】nチャンネルSOI・MOSFETのスイッ チング時の出力電流のオーバーシュートを説明する図で

【図14】図14(a)はSi<sub>x</sub> Ge<sub>1-x</sub> 領域をn<sup>+</sup> ソ ース/ドレイン領域に有するnチャンネルSOI・MO その結果、本発明の半導体装置の、変換コンダクタンス 10 SFETの断面図で、図14(b)はそのポテンシャル プロファイル (バンドダイアグラム) である。

> 【図15】Si<sub>x</sub> Ge<sub>1-x</sub> 領域を有するnチャンネルF ETと、有しないnチャンネルFETのId-Vd特性 を比較する図である。

> 【図16】L=0.  $2\mu m Op$  チャンネルSOI・MOSFETの基板浮遊効果を示す図である。

【図17】従来のpチャンネルバルクMOSFETと従 来のpチャンネルSOI・MOSFETのI-V特性を 比較する図(図17 (a)) およびCMOSインバータ 20 を説明するための図 (図17 (b)) である。

### 【符号の説明】

21 Si基板23, 45, 165, 231, 255 第1の半導体領域: SOI層単結晶シリコン層

24 素子分離膜

25 第2の絶縁膜:ゲート絶縁膜(ゲート酸化膜)

26 ゲート多結晶Si

27 後酸化膜

28,44 第2の半導体領域:SiGe層

29 SiN側壁

30 202 第1の絶縁膜:埋め込み酸化膜(SOI絶縁 膜)

211 CVD SiO2

216,312, p<sup>+</sup> ソース領域・

217, 238 p<sup>+</sup>-SiGeソース領域 (第2の半 導体領域)

218, ソース金属電極

226, 313, 410 p+ ドレイン領域

227, 239 p<sup>+</sup>-SiGeソース領域 (第2の半 導体領域)

40 228 ドレイン金属電極


251 第1の絶縁膜: CaF<sub>2</sub> 膜

252 Ca<sub>1-x</sub> Sr<sub>x</sub> F<sub>2</sub> 膜


255a 歪Si層


259, 409 p + 歪Siソース領域


260 p <sup>+</sup> 歪S i ドレイン領域





【図4】














【図9】



【図13】





(b) 人力 20 (μA) 10 (μA




時間(m s )

[図14]







【図15】



【図16】



(ь)



【図17】

